


## ۴-۶ چند مثال

در این بخش می خواهیم مدارهای چند تقویت کننده کامل را بررسی نماییم.

مثال ۴-۷ مشخصات مدار شکل ۴-۵۶ را بدست آورید. دیودها و ترانزیستورها معمولی در نظر

گرفته شوند.



شکل ۴-۵۶ مدار مثال ۴-۷

**حل:** این مدار یک تقویت کننده کلاس A است.  $Q4$  به همراه  $D1$ ،  $D2$ ،  $R6$  و  $R7$  تشکیل یک منبع جریان را می دهد. ترانزیستور اصلی از زوج دارلینگتن  $Q2$ ،  $Q3$  تشکیل شده است.  $Q1$  نقش راه انداز (پیش تقویت کننده<sup>۱</sup>) را به عهده دارد. بایاسینگ این طبقه توسط  $R1$ ،  $R2$  و  $R8$  تامین می شود. ( $R4$  عملاً در این مورد نقشی ندارد (چرا؟)). دلیل این که بجای یک مقاومت، از دو مقاومت  $R1$ ،  $R8$  و خازن  $C4$  استفاده شده است، این است که در عمل ولتاژ منبع تغذیه ( $15V$ ) معمولاً دارای تغییراتی

<sup>1</sup> Preamplifier, Driver

است. این تغییرات ممکنست به واسطه ریپل یکسو سازی، نویز محیط یا مقاومت داخلی باتری بوجود آید. برای جلوگیری از اعمال این تغییرات به بیس  $Q1$  از فیلتر پایین گذر  $R8$ ،  $C4$  استفاده شده است. سر مقاومت  $R2$  بجای این که مستقیماً به زمین وصل شود، از طریق  $R4$  زمین شده است. این امر باعث می شود که برای سیگنال ورودی این مقاومت تقریباً دیده نشود (بوت استرپ، فیدبک مثبت، محاسبه اثر این مقاومت در ورودی به کمک قضیه میلر). بنابراین مقاومت ورودی مدار بزرگ می شود. مقاومت های  $R4$  و  $R5$  شبکه فیدبک را تشکیل می دهد (فیدبک منفی، ولتاژ - سری).

**محاسبه نقطه کار:** چون ترانزیستورها و دیودها معمولی فرض می شوند:  $V_{BE} \approx V_D \approx 0.7V$ ،  $\beta = 100$  و  $nV_T = 25mV$  در نظر گرفته می شوند. برای سادگی در نگارش - با توجه به جهت ولتاژها و جریانها - قدر مطلق مقادیر در نظر گرفته می شوند.

$$I_{CS} = I_{C4} \approx \frac{V_D}{R7} = \frac{0.7V}{5.6\Omega} = 125mA \quad (124.18)$$

$$I_{B2} \approx \frac{I_{C4}}{\beta_1 \cdot \beta_2} \approx 12.5\mu A \quad (12.16)$$

$$I_{C3} = \frac{V_{B2}}{R3} + I_{B2} \approx \frac{1.4V}{10k\Omega} + 12.5\mu A \approx 150\mu A \quad (140.1)$$

$$V_{B1} \approx \frac{R2}{R2 + R1 + R8} V_{CC} + \frac{I_{C3}}{\beta_1} (R2 \parallel (R1 + R8)) \approx 5.8V \quad (5.795)$$

$$V_{C4} = V_{B1} + V_{EB1} + I_{E1}R5 \approx 7.5V \quad (7.285)$$

محاسبه توان:

$$V_{oP}^+(Q4) = V_{CC} - (V_{R7} + V_{EC4_{sat}} + V_{C4Q}) \approx 6.5V$$

$$V_{oP}^+(I_o) = I_{o_{max}} R_L \approx 125mA \times 50\Omega \approx 6.25V$$

$$V_{op}^+ = \min(V_{op}^+(Q4), V_{op}^+(I_o)) = 6.25V \quad (6.158)$$

$$V_{op}^-(Q3) = V_{C4Q} - (V_{CE2sat} + V_{BE3}) \approx 6.5V$$

$$V_{op}^-(I_o) = I_{o_{max}} R_L \approx 125mA \times 50\Omega \approx 6.25V$$

$$V_{op}^- = \min(V_{op}^-(Q3), V_{op}^-(I_o)) = 6.25V \quad (6.496)$$

$$V_{op} = \min(V_{op}^-, V_{op}^+) = 6.25V$$

بنابراین برای این که زیاد به مرز اشباع نزدیک نشویم،  $V_{op} = 6V$  انتخاب می شود. (به ازای این

دامنه خروجی، اعوجاج سیگنال خروجی  $THD \approx 0.8\%$  بدست می آید). در این صورت:

$$P_{o_{max}} = \frac{V_{op}^2}{2R_L} = \frac{(6V)^2}{2 \times 50\Omega} = 360mW \quad (373.5)$$

$$I_{CC} = I_{R7} + I_{R8} + I_{D1} \approx 125mA \quad (127.1)$$

$$P_{CC} = V_{CC} \cdot I_{CC} \approx 15V \times 125mA \approx 1.9W \quad (1.906)$$

$$\eta_{max} = \frac{P_{o_{max}}}{P_{CC}} \approx \frac{0.36}{1.9} \approx 19\% \quad (19.56)$$

**محاسبه مشخصات دینامیکی:** به عنوان تمرین می خواهیم بهره ولتاژ، مقاومت ورودی، مقاومت


خروجی و فرکانس حد این مدار را بدست آوریم. در شکل ۴-۵ مدار معادل AC تقویت کننده برای

فرکانس های میانی، نمایش داده شده است. مقاومت  $R1$  موازی منبع ولتاژ است، پس در فیدبک نقشی

ندارد. تقویت کننده اصلی از  $Q1$  با  $\beta_1 = 100$ ،  $r_{e1} = \frac{nV_T}{I_{E1}} \approx \frac{25mV}{150\mu A} \approx 167\Omega$  و دارلینگتن  $Q2$  با

$\beta_2 \approx 10^4$ ،  $r_{e2} = \frac{2nV_T}{I_{E2}} \approx \frac{50mV}{125mA} \approx 0.4\Omega$  و مقاومت های مربوطه تشکیل شده است. مقاومت های  $R4$  و

$R5$  هم شبکه فیدبک را تشکیل می دهند.



شکل ۵۷-۴ مدار معادل علایم کوچک مدار شکل ۵۶-۴

$$R'_i = \beta_1 (r_{e1} + (R4 \parallel R5)) \approx 100 \times (167\Omega + (220\Omega \parallel 6.8k\Omega)) \approx 37k\Omega$$

$$R'_o = R_L \parallel (R4 + R5) \approx 50\Omega$$

$$A'_v = \frac{R3 \parallel r_{\pi 2}}{R'_i / \beta_1} \times \frac{R'_o}{r_{e2}} \approx \frac{10k\Omega \parallel 0.4\Omega \times 10^4}{37k\Omega / 100} \times \frac{50\Omega}{0.4\Omega} \approx 965$$

$$B = \frac{R4}{R4 + R5} = \frac{22}{702}$$

$$K = 1 + A'_v B \approx 1 + \frac{965 \times 22}{702} \approx 31.25$$

$$A_{v_s} = A_{v_f} = \frac{A'_v}{K} \approx \frac{965}{31.25} \approx 30.88 \approx 31 \quad (30.829)$$

$$R_o = R_{o_f} = \frac{R'_o}{K} \approx \frac{50\Omega}{31.25} \approx 1.6\Omega \quad (1.6798)$$

$$R_{i_f} = R'_i \times K \approx 37k\Omega \times 31.25 \approx 1156k\Omega$$

$$R_i = R_{i_f} \parallel R1 \approx 1156k\Omega \parallel 470k\Omega \approx 328k\Omega \approx 330k\Omega \quad (329.68)$$

$$R_o = R_o'' \parallel R_L \Rightarrow R_o'' = \frac{R_L \times R_o}{R_L - R_o} \approx \frac{50 \times 1.6}{50 - 1.6} \Omega \approx 1.6\Omega$$

$$\tau_1 = C1 \cdot R_i \approx 1\mu F \times 330k\Omega \approx 330ms$$

$$\tau_2 = C2 \cdot \left( R4 + \frac{R5}{A'_v} \right) \approx 47\mu F \times \left( 220\Omega + \frac{6.8k\Omega}{965} \right) \approx 10.7ms \quad (\text{میلر})$$

$$\tau_3 = C3 \cdot (R_L + R_o'') \approx 47\mu F \times (50\Omega + 1.6\Omega) \approx 2.4ms$$


$$\tau_4 = C4 \cdot (R1 \parallel R8) \approx 4.7 \mu F \times (470k\Omega \parallel 100k\Omega) \approx 388ms$$

$$\tau_3 \ll \tau_2 \ll \tau_1 < \tau_4 \Rightarrow f_l \approx \frac{1}{2\pi\tau_3} \approx 66.4Hz \quad (68.488)$$

$$f_h \rightarrow \infty \quad (\text{عدم عنصر پایین گذر})$$

مثال ۸-۴ مشخصات مدار شکل ۵۸-۴ را برای دو حالت  $C2 \rightarrow 0$  و  $C2 \rightarrow \infty$  بدست آورید.

$C1$  و  $C3$  به اندازه کافی بزرگ و دیود و ترانزیستورها معمولی در نظر گرفته شوند.



شکل ۵۸-۴ مدار مثال ۸-۴

**حل:** مدار یک تقویت کننده پوش پول کلاس B است.  $Q1$  تقویت کننده اولیه (راه انداز) و  $Q2$  و

$Q3$  طبقه پوش پول را تشکیل می دهند.  $D1$  برای کاهش ناحیه مرده مورد استفاده قرار گرفته است. با

وجود این، چون در نقطه کار، این ترانزیستورها بایاس نشده اند ( $I_{C2} \approx I_{C3} \approx 0$ ) این ترانزیستورها

در کلاس B کار می کنند.

$Q2$  به همراه  $C2$ ،  $R3$  و  $R4$  به صورت بوت استرپ بسته شده اند.  $R2$  مقاومت فیدبک را

تشکیل می دهد. نوع فیدبک منفی و ولتاژ - موازی است.

محاسبه نقطه کار:

$$V_{CC} - I_{C1}(R3 + R4) - V_{BE2} - \frac{I_{C1}}{\beta_1} R2 - V_{BE1} = 0$$

$$I_{C1} = \frac{V_{CC} - V_{BE2} - V_{BE1}}{R3 + R4 + R2/\beta_1} \approx \frac{15 - 0.7 - 0.7}{1 + 1 + 220/100} \approx 3.1 \text{mA} \quad (3.267)$$

$$V(C3) = V_{E2} = V_{BE1} + \frac{I_{C1}}{\beta_1} R2 \approx 0.7 + \frac{3.1}{100} \times 220 = 7.52 \text{V} \quad (7.784)$$

$$V(C2) = V_{CC} - I_{C1} R3 - V_{E2} \approx 15 - 3.1 \times 1 - 7.5 \approx 4.4 \text{V} \quad (3.846)$$

تذکر: علت اصلی اختلاف بین مقادیر محاسبه شده و شبیه سازی شده در فرض  $V_{BE2} = 0.7 \text{V}$

نهفته است. به علت کوچک بودن  $I_{E2}$  (از این امیتر عملاً فقط جریان  $I_{B1}$  می گذرد)، با فرض

$V_{BE1} = 0.7 \text{V}$ ، باید  $V_{BE2} = 0.58 \text{V}$  در نظر گرفته شود (چرا؟). در این صورت مقادیر تقریبی و

مقادیر دقیق خیلی به هم دیگر نزدیکتر خواهند بود.

حداکثر ولتاژ خروجی:

$$C2 = 0: V_{o\max} = \frac{(V_{CC} - V_{BE2} - V(C3))R_L}{R_L + (R3 + R4)/\beta_2} \approx 4.8 \text{V} \quad (4.537)$$

$$C2 = \infty: \left\{ \begin{array}{l} V(C2) + I_{B2\max} \cdot R4 - V_{BE2} = 0 \\ I_{B2\max} = \frac{V(C2) - V_{BE2}}{R4} \approx \frac{4.4 - 0.7}{1k} \approx 3.7 \text{mA} \\ \left. \begin{array}{l} V_{o\max} < \beta_2 I_{B2\max} R_L \approx 18.5 \text{V} \\ V_{o\max} < V_{CC} - V(C3) \approx 7.48 \text{V} \end{array} \right\} \Rightarrow Q2: \text{Sat.}$$

بررسی فوق نشان می دهد که، در صورتی که خازن بوت استرپ (C2) به اندازه کافی بزرگ باشد،

Q2 می تواند اشباع شود. در این صورت:

$$C2 = \infty: V_{o_{\max}} = V_{CC} - V_{CE2_{\text{sat}}} - V(C3) \approx 7.2V \quad (7.003)$$

حداقل ولتاژ خروجی: در هر دو صورت (چرا؟):

$$V_{o_{\min}} = V_{CE1_{\text{sat}}} + V_{EB3_{\text{sat}}} - V(C3) \approx 0.3 + 0.7 - 7.52 \approx -6.5V \quad (-6.965)$$

ماکزیمم دامنه خروجی:

$$V_{OP} = \min(V_{o_{\min}}, V_{o_{\max}})$$

برای این که ترانزیستورها به حالت اشباع نروند، دامنه را اندکی کمتر انتخاب می کنیم.

$$V_{OP} = \begin{cases} 4.5V & \text{for } C \rightarrow 0 \\ 6.3V & \text{for } C \rightarrow \infty \end{cases}$$

محاسبه توان:

$$P_{o_{\max}} = \frac{P_{OP}^2}{2R_L} \approx \begin{cases} 200mW & \text{for } C \rightarrow 0 \\ 400mW & \text{for } C \rightarrow \infty \end{cases}$$

$$P_{CC} = I_{CC} V_{CC}$$

$$I_{CC_{\max}} = I_{R3} + I_{C2} \approx I_{C1Q} + \frac{V_{OP}}{\pi R_L} \approx 3.1mA + \frac{V_{OP}}{50\pi}$$

$$P_{CC_{\max}} \approx \begin{cases} 470mW & \text{for } C \rightarrow 0 \\ 650mW & \text{for } C \rightarrow \infty \end{cases}$$

$$\eta_{\max} = \frac{P_{o_{\max}}}{P_{CC_{\max}}} \approx \begin{cases} 42.5\% & \text{for } C \rightarrow 0 \\ 61.5\% & \text{for } C \rightarrow \infty \end{cases}$$

## محاسبه سایر مشخصات:

محاسبه مشخصات دینامیکی مدار، یعنی بهره ولتاژ، مقاومت‌های ورودی و خروجی، در تقویت کننده های کلاس  $B$  کاری اصولی نیست! زیرا این پارامترها برای یک سیستم خطی یا یک سیستم غیر خطی که حول نقطه کار بتوان آنها را خطی در نظر گرفت تعریف شده اند. در تقویت کننده کلاس  $B$  چون در نقطه کار  $I_C \approx 0$  است، لذا پارامترهای ترانزیستور:  $g_m \rightarrow 0$  و  $r_\pi \rightarrow \infty$ ، بنابراین برای تقویت کننده:  $R_i$  توسط مقاومت‌های مدار بایاس تعیین می شود و  $A_v \rightarrow 0$  و  $R_o \rightarrow \infty$ . با تغییر دامنه ولتاژ خروجی این مقادیر تغییر می کنند. بنابراین در اغلب مواقع بجای بهره ولتاژ، دامنه ولتاژ ورودی مورد نیاز برای حد اکثر دامنه ولتاژ به عبارت دیگر توان خروجی را مشخص می کنند. به همین دلیل گاهی بهره ولتاژ را برای تقویت کننده کلاس  $B$ :

$$A_v \equiv \left. \frac{V_{OP}}{V_{IP}} \right|_{V_{Omax}}$$

تعریف می کنند.

مقاومت ورودی به طبقه ورودی مربوط می شود. در این مدار این طبقه یک تقویت کننده کلاس  $A$  است. در این مدار  $r_{\pi 1} \approx \frac{25mV}{3.1mA} \times 100 \approx 800\Omega$  است. بنابراین با توجه به مقدار لحظه ای ولتاژها و جریانهای مدار و در نتیجه مقدار لحظه ای بهره به عبارت دیگر ضریب فیدبک،  $0 < R_{if}'' < r_\pi$  و در نتیجه:  $R_i \approx R1 \cdot R1 + r_\pi$  خواهد بود.

مشخصات شبیه سازی شده مدار در جدول ۳-۴ جمع آوری شده اند. همانطور که قبلاً ذکر شد، علل اصلی اختلاف بین مقادیر تقریبی محاسبه شده و مقادیر شبیه سازی شده، در فرض  $V_{BE2} = 0.7V$  بجای  $V_{BE2} = 0.58V$  و خط فرض کردن سیستم غیر خطی است.



جدول ۳-۴ نتایج حاصل از شبیه سازی مدار شکل ۴-۵۸

$C2$	$A_v$	$R_i [k\Omega]$	$V_{OP} [V]$	$P_{o_{max}} [mW]$	$\eta_{max} [\%]$	$d [\%]$
0	3.6	22.4	4.0	160	36.7	2.2
$\infty$	5.8	22.6	6.4	410	59.8	4.6

چنان که مشاهده می شود، استفاده از روش بوت استراپ (اضافه کردن  $C2$  و  $R4$ ) باعث افزایش بهره ولتاژ، توان خروجی و راندمان - به قیمت افزایش اعوجاج - می شود. در ضمن این مدار در مقایسه با مدار قبل (مدار مسئله ۴-۷) با وجود ساده تر بودن، دارای توان و بخصوص راندمان بیشتری است (باز هم به قیمت اعوجاج بیشتر!).

مثال ۴-۹ مشخصات مدار شکل ۴-۵۹ را با فرض  $V_D \approx V_{BE} \approx 0.6 \dots 0.7V$  بدست آورید.


حل: در این مدار ترانزیستورهای  $Q1$  تا  $Q4$  تشکیل تقویت کننده اصلی را می دهند.  $Q3$  و  $Q4$  طبقه پوش پول و  $Q1$  و  $Q2$  راه انداز آنها هستند. طبقه پوش پول توسط  $Q6$  بایاس می شود. بنابراین این تقویت کننده از نوع کلاس  $AB$  است. توسط پتانسیومتر  $R6$  جریان نقطه کار قابل انتخاب است. معمولاً اگر شرط خاصی وجود نداشته باشد، این جریان را حدوداً ۱٪ تا ۲٪ حداکثر جریان خروجی انتخاب می کنند. با توجه به  $V_{CC} = 15V$  و  $R_L = 50\Omega$ ، مطمئناً  $I_{o_{max}} < 150mA$  خواهد بود (چرا؟). بنابراین، مثلاً  $I_{C3} \approx 2mA$  تنظیم می شود. مقاومت های  $R10$  و  $R11$  جهت پایداری حرارتی استفاده شده اند.

$Q5$  به همراه  $D1$ ،  $D2$ ،  $R4$  و  $R5$  تشکیل منبع جریان را می دهد (بجای بوت استراپ کردن در

مسئله قبل).

مقاومت های  $R8$  و  $R9$  شبکه فیدبک را تشکیل می دهند. نوع فیدبک، منفی و سری - موازی است.

بالاخره مقاومت های  $R1$  و  $R2$  بایاسینگ اصلی مدار را به عهده دارند (ولتاژ خروجی در نقطه کار توسط این مقاومت ها تعیین می شود، به همین دلیل گاهی اوقات با  $R1$  یک پتانسیومتر سری میکنند تا ولتاژ خروجی در مقدار بهینه خود تنظیم شود).



شکل ۴-۵۹ مدار مثال ۴-۹

**تعیین نقاط کار:** (جهت سادگی در نوشتار - با توجه به جهت ولتاژها و جریانها - قدر مطلق

$$I_{C1} = I_{B2} + \frac{V_{BE2}}{R3} \approx 0.4mA, \quad I_{C2} \approx I_{C5} \approx \frac{V_{D1}}{R5} \approx 2mA \quad (\text{مقادیر در نظر گرفته می شود})$$

$$V_{OQ} = V_{B1} + V_{BE1} + I_{E1}R9 \approx 7.1V, \quad V_{B1} = V_{CC} \frac{R2}{R1 + R2} + I_{B1}(R1 \parallel R2) \approx 6.2V, \quad I_{B1} \approx 4\mu A$$

حداکثر دامنه خروجی:

$$V_{E3_{\max}} = V_{CC} - V_{R5} - V_{EC5_{\text{sat}}} - V_{BE3} \approx 13.3V \quad (13.55)$$

$$V_{oP}^+ = (V_{E3_{\max}} - V_{oQ}) \cdot \frac{R_L}{R_L + R10} \approx 5.7V \quad (5.835)$$

$$V_{E4_{\min}} = V_{CE2_{\text{sat}}} + V_{EB4} \approx 1V \quad (0.8186)$$

$$V_{oP}^- = (V_{oQ} - V_{E4_{\min}}) \cdot \frac{R_L}{R_L + R11} \approx 5.6V \quad (5.741)$$

$$V_{oP} = \min(V_{oP}^-, V_{oP}^+) = 5.6V$$

بنابراین برای این که به مرز اشباع نزدیک نشویم، ماکزیمم دامنه خروجی را مثلاً  $V_{oP} = 5.5V$

انتخاب می کنیم.

محاسبه توان ها:

$$P_{o_{\max}} = \frac{V_{oP}^2}{2R_L} = \frac{(5.5V)^2}{2 \times 50\Omega} \approx 0.3W \quad (304.2mW)$$

$$\left. \begin{aligned} I_{CC} &= I_{R1} + I_{D1} + I_{R5} + I_{C3} \\ I_{C3_{\max}} &= I_{C3Q} + \frac{V_{oP}}{\pi R_L} \approx 37mA \end{aligned} \right\} \Rightarrow I_{CC_{\max}} \approx 41mA \quad (41.37)$$

$$P_{CC_{\max}} = I_{CC_{\max}} \cdot V_{CC} \approx 41mA \times 15V \approx 615mW \quad (620.6)$$

$$\eta_{\max} = \frac{P_{o_{\max}}}{P_{CC_{\max}}} \approx \frac{300mW}{615mW} \approx 48.8\% \quad (48.43)$$

محاسبه سایر مشخصات: چون تقویت کننده در کلاس AB به کار رفته است، ناحیه مرده تقریباً

صفر خواهد بود. از طرف دیگر بهره حلقه باز مدار زیاد و بهره حلقه بسته کم است. بنابراین مدار را

میتوان خطی فرض کرده با ضریب فیدبک بزرگ:  $A_{v_s} \approx 1 + \frac{R9}{R8} \approx 11$  و  $R_i \approx R1 \parallel R2 \approx 60k\Omega$

$R_o \rightarrow 0$ . در صورتی که بخواهیم مقادیر را دقیقتر حساب کنیم:

$$R'_i = \beta_1 (r_{e1} + (R8 \parallel R9)) \approx 12.5k\Omega$$

$$R'_o = R_L \parallel ((R8 + R9) \parallel (r_{e1} + (R8 \parallel R9))) \approx 47\Omega$$

$$A_1 = \frac{R3 \parallel r_{\pi 2}}{r_{e1} + (R8 \parallel R9)} \approx 5.8$$

$$A_2 \approx g_{m2} \beta_4 R'_o \approx 40 \times 2mA/V \times 100 \times 47\Omega \approx 376$$

$$A'_v = A_1 \times A_2 \approx 2200$$

$$B = \frac{R8}{R8 + R9} = \frac{1}{11}$$

$$K = 1 + A'_v B \approx 1 + \frac{2200}{11} \approx 201$$

$$A_{v_s} = A_{v_f} = \frac{A'_v}{K} \approx 10.95 \quad (10.946)$$

$$R_i = R1 \parallel R2 \parallel R'_i \times K \approx 58.7k\Omega \quad (58.622)$$

$$R_o = R_{of} = \frac{R'_o}{K} \approx 0.23\Omega \quad (231.8m\Omega)$$

تذکر: این قسمت فقط به عنوان یک تمرین مجدد فیدبک؛ و برای نشان دادن این که در مدارهای

واقعی - که اغلب بهره حلقه باز آنها خیلی بیشتر از بهره حلقه بسته آنها است - می توان از مقادیر

شهودی استفاده کرد، حل شد. در بررسی مدارهای واقعی، معمولاً به همان مقادیر تقریبی شهودی بسنده

می شود. در ضمن انتظار می رود که به علت کم بودن ناحیه مرده و ضریب فیدبک بزرگ، اعوجاج عبوری این مدار کم باشد. با شبیه سازی؛ برای دامنه خروجی  $V_{op} = 5.5V$  به  $d = 0.04\%$  و برای دامنه خروجی  $V_{op} = 10mV$  به  $d = 52 \times 10^{-6}\%$  می رسیم! توجه کنید که در تقویت کننده کلاس B هر قدر دامنه خروجی بیشتر شود (تا قبل از بریدگی)، اعوجاج کمتر می شود، در صورتی که در تقویت کننده کلاس AB بلعکس؛ هر قدر دامنه خروجی بیشتر شود، اعوجاج نیز بیشتر می شود (چرا؟).

مثال ۱۰-۴ مشخصات مدار شکل ۴-۶۰ را با فرض  $\pm V_{CC} = \pm 40V$ ،  $\beta_7 = \beta_9 = 80$ ،  $\beta_8 = \beta_{10} = 50$  و برای سایر ترانزیستورها  $\beta = 250$ ، بدست آورید.

حل: این مدار یک تقویت کننده قدرتی DC است. به همین دلیل از هیچ خازنی به عنوان خازن های کوپلاژ، بای پس یا بوت استراپ استفاده نشده است. در این مدار ترانزیستورهای  $Q1$  تا  $Q10$  تشکیل تقویت کننده اصلی را می دهند.  $Q7$ ،  $Q8$  زوج دارلینگتن  $n-p-n$  و  $Q9$ ،  $Q10$  زوج دارلینگتن  $p-n-p$  مکمل طبقه پوش پول را تشکیل می دهند.<sup>۱</sup> چون تقویت کننده DC است، طبقه ورودی از یک طبقه تفاضلی تشکیل شده است ( $Q2$ ،  $Q3$ ) که برای کم کردن جریان بایاس (بالا بردن مقاومت ورودی) در جلوی آنها از مدارهای کلکتور مشترک ( $Q1$ ،  $Q4$ ) استفاده شده است. راه انداز طبقه پوش پول،  $Q5$  با بار فعال (منبع جریان  $Q6$ ) است. برای بایاس کردن طبقه پوش پول (کلاس AB) از ترانزیستور  $Q11$  - که به صورت چند برابر کننده ولتاژ بسته شده است - استفاده می شود. توسط پتانسیومتر  $P2$  جریان نقطه کار  $I_Q \approx 10mA$  انتخاب می شود.

<sup>۱</sup> ر.ک. به شکل های ۴-۴۸ و ۴-۵۱


چون تقویت کننده،  $DC$  است، اثر جریان بایاس و ولتاژ افست (تقویت شده) در خروجی ظاهر

می شود. جبران این اثر، و صفر کردن ولتاژ خروجی، توسط پتانسیومتر  $P1$  انجام می شود.

ترانزیستورهای  $Q12$  و  $Q13$  و المانهای مربوطه، تشکیل محدود کننده جریان خروجی را می دهند

(مدار محافظ).

نوع فیدبک منفی و ولتاژ - سری است. مقاومت‌های  $R17$  و  $R18$  شبکه فیدبک را تشکیل می دهند.



شکل ۶۰-۴ مدار مثال ۱۰-۴

**مشخصات مدار:** برای سادگی در نگارش، با توجه به جهت ولتاژها و جریانها، قدر مطلق آنها را در

نظر می گیریم. نقطه کار توسط پتانسیومترهای  $P1$  و  $P2$  انتخاب شده است ( $I_{C8} = 10mA$ ,  $V_o = 0$ ).

از روی شکل:

$$I_{C1} \ll I_{C2}, I_{C4} \ll I_{C3}, I_{C2} + I_{C3} \approx -\frac{V_{CC}}{R3} \approx 2mA$$

$$I_{C5} \approx I_{C6} \approx \frac{V_{D2}}{R6} \approx 7mA$$

$$I_{C7} \approx I_{C9} \approx \frac{V_{BE8}}{R7} \approx 5mA$$

با توجه به زیاد بودن بهره حلقه باز ( $A_{v_d} > 1$ ) (چرا؟) و  $A_{v_s} \approx \frac{\beta_7 \cdot \beta_8 \cdot R_L}{R4} \approx 300$  در نتیجه

$(A'_v > 300)$  و کم بودن بهره حلقه بسته، نسبت به آن ( $A_{v_s} \approx 1 + \frac{R17}{R18} \approx 15$ )، بنابراین نیازی به بدست

آوردن دقیق نقاط کار به عبارت دیگر پارامترهای دینامیکی ترانزیستورها نیست و می توان از مدل

تقریبی آپ امپ استفاده کرد. بنابراین:

$$A_{v_s} \approx 1 + \frac{R17}{R18} \approx 15.6 \quad (15.42)$$

$$R_i \approx R1 = 56k\Omega \quad (55.99)$$

$$R_o \ll R_L \left( R_o < \frac{R_L}{A'_v / A_{v_s}} \approx 0.4\Omega \right) \quad (0.1978)$$

توجه شود که وابستگی بهره و مقاومت ورودی به جریان خروجی، به عبارت دیگر مقدار لحظه ای

سیگنال خروجی بسیار کم است (چرا؟). بنابراین مقادیر تخمینی به مقادیر دقیق بسیار نزدیکند. ولی با

تخمین فقط میتوان حد مقاومت خروجی را بدست آورد. برای بدست آوردن دقیق آن باید، نقاط کار

و در نتیجه پارامترهای ترانزیستورها و از آنجا - به کمک روش حل تقویت کننده های فیدبک شده -

مقدار مقاومت خروجی را محاسبه کرد.

برای بدست آوردن توان خروجی و راندمان، چون مدار نا متقارن است، باید دامنه مثبت و منفی را

جداگانه محاسبه کرد. دامنه خروجی به دو علت محدود میشود: منبع تغذیه (a) و جریان خروجی.

محدودیت جریان خروجی نیز دو عامل دارد: مدار محافظ جریان ( $Q12$  و  $Q13$ )، (b) و توانایی جریان

دهی راه انداز ( $Q5$  و  $Q6$ )، (c). بنابراین:

$$(a) \quad V_P^+ \approx \left( V_{CC}^+ - I_{C5} R_4 - V_{CE5_{sat}} - V_{BE7} - V_{BE8} \right) \cdot \frac{R_L}{R_L + R_9} \approx 35V$$

$$(b) \quad V_P^+ = I_{o_{max}} \cdot R_L \approx \frac{V_{BE12} \cdot (R_{13} + R_{14})}{R_9 \cdot R_{14}} \cdot R_L \approx 41V$$

$$(c) \quad V_P^+ = I_{o_{max}} \cdot R_L \approx \frac{I_{C2_{max}} \cdot R_2 - V_{EB5}}{R_4} \cdot \beta_7 \cdot \beta_8 \cdot R_L \approx 64V$$

$$V_P^+ = \min(V_P^+(a), V_P^+(b), V_P^+(c)) = 35V \quad (35.11)$$

$$(a) \quad V_P^- \approx \left( V_{CC}^- - I_{C6} R_6 - V_{CE6_{sat}} - V_{EB9} \right) \cdot \frac{R_L}{R_L + R_9} \approx 36V$$

$$(b) \quad V_P^- = I_{o_{max}} \cdot R_L \approx \frac{V_{BE13} \cdot (R_{15} + R_{16})}{R_{10} \cdot R_{15}} \cdot R_L \approx 41V$$

$$(c) \quad V_P^- = I_{o_{max}} \cdot R_L \approx \frac{V_{D2}}{R_6} \cdot \beta_9 \cdot \beta_{10} \cdot R_L \approx 224V$$

$$V_P^- = \min(V_P^-(a), V_P^-(b), V_P^-(c)) = 36V \quad (36.25)$$

$$V_{oP} = \min(V_P^-, V_P^+) = 35V$$

توجه کنید که اگر مدار درست طراحی شده باشد باید همیشه  $I_{o_{max}}(b) \ll I_{o_{max}}(c)$  باشد

(چرا؟). همچنین برای شرایط نامی باید  $V_{o_{max}}(a) < V_{o_{max}}(b)$  باشد (چرا؟). بنابراین با بررسی مدار و

اطمینان از اینکه شرایط فوق برقرار است، به همان محاسبه حالت (a) بسنده می کنیم.

$$P_{o_{max}} = \frac{V_{oP}^2}{2R_L} = \frac{(35V)^2}{2 \times 8\Omega} \approx 76.5W \quad (76.341)$$

$$I_{CC_{max}}^+ = I_{C1} + I_{R2} + I_{C3} + I_{C4} + I_{R4} + I_{C7} + I_{C8} \approx I_{C8} \approx \frac{V_{oP}}{\pi R_L} \approx 1.4A$$

$$I_{CC_{max}}^- \approx I_{CC_{max}}^+ \approx 1.4A$$



$$P_{CC_{\max}} = V_{CC}^+ \cdot I_{CC_{\max}}^+ + V_{CC}^- \cdot I_{CC_{\max}}^- \approx 2V_{CC}^+ \cdot I_{CC_{\max}}^+ \approx 112W \quad (112.011)$$

$$\eta_{\max} = \frac{P_{o_{\max}}}{P_{CC_{\max}}} \approx \frac{76.5W}{112W} \approx 68.3\%$$

تذکر: همانطور که می دانیم<sup>۱</sup>، برای تقویت کننده کلاس B (همچنین برای کلاس AB تا زمانی که جریان نقطه کار نسبت به جریان ماکزیمم خروجی قابل اغماض باشد (یعنی تقریباً همیشه!)) راندمان مدار متناسب است با نسبت دامنه ولتاژ خروجی به منبع ولتاژ. یعنی (در صورت تقارن منابع تغذیه):

$$\eta \approx \frac{\pi}{4} \cdot \frac{V_{OP}}{V_{CC}^+} \Rightarrow \eta_{\max} \approx \frac{\pi}{4} \cdot \frac{V_{o_{\max}}}{V_{CC}^+} \approx \frac{\pi}{4} \cdot \frac{35V}{40V} \approx 68.7\%$$

در این مدار جریان اتصال کوتاه تقریباً با جریان ماکزیمم برابر است:

$$I_{sc} \approx I_{o_{\max}} \approx \frac{V_{BE12}}{R9} \cdot \left(1 + \frac{R13}{R14}\right) \approx 5.16A \quad (5.1794)$$

جدول ۴-۴ اثر جریان نقطه کار را بر روی مشخصات مدار نشان می دهد.


جدول ۴-۴ وابستگی مشخصات تقویت کننده به نقطه کار

$I_{C_Q}$ [mA]	$R_o$ [ $\Omega$ ]	$d_{(V_{OP} \approx 0.1V)}$	$d_{(V_{OP} \approx 2V)}$	$d_{(V_{OP} \approx 35V)}$
0	2.899	5.75%	0.577%	0.045%
1	0.804	3.71%	0.331%	0.037%
10	0.179	0.72%	0.281%	0.038%
100	0.098	0.01%	0.311%	0.039%

<sup>۱</sup> ر. ک. رابطه (۷۷-۴)

چنان که ملاحظه می شود، با افزایش جریان نقطه کار طبقه خروجی، مقاومت خروجی نیز کم می شود، که امری طبیعی است (چرا؟). به ازای  $I_{CQ} = 0, 1mA, 10mA$ ، با افزایش دامنه خروجی (تا قبل از بریدگی) اعوجاج نیز کم می شود، که این هم طبیعی است (چرا؟). ولی به ازای  $I_{CQ} = 100mA$ ، با افزایش دامنه خروجی، اعوجاج در ابتدا زیاد و سپس کم می شود. همچنین برای دامنه های بزرگ  $(V_{OP} \approx 35V)$ ، با افزایش جریان نقطه کار، اعوجاج در ابتدا کم و سپس اندکی زیاد می شود. می توانید علت را توضیح دهید؟

مثال ۴-۱۱ مشخصات مدار شکل ۴-۶۱ را بدست آورید.



شکل ۴-۶۱ مدار مثال ۴-۱۱

**حل:** این مدار یک تقویت کننده قدرتی است، که از یک طبقه پوش پول کلاس B شامل  $Q1$ ،  $Q2$ ،  $Q3$  و  $Q4$  به عنوان زوج مکمل دارلینگتن  $npn$  و  $pnp$  و یک آپ امپ به عنوان راه انداز آن، تشکیل شده است. در این مدار از زوج های مکمل<sup>۱</sup> استفاده شده است تا هم حداکثر دامنه خروجی بیشتر شود و هم ناحیه مرده کمتر باشد. آپ امپ  $LM324$  برای ولتاژهای

<sup>۱</sup> ر.ک. به شکل های ۴-۴۸ و ۴-۵۱

خروجی تا  $V_o \approx \pm|V_{CC} - 1V|$  به صورت یک تقویت کننده خطی عمل می کند. سایر مشخصات اصلی

$$I_{o_{max}} \approx 40mA \text{ و } SR \approx 0.5V / \mu s, f_T \approx 1MHz, A_o \approx 10^5 \text{ آن عبارتند از:}$$

**مشخصات مدار:** در فرکانس های پایین، یعنی تا زمانی که آپ امپ را بتوان ایده آل در نظر گرفت:

$$R_i \approx R1 = 100k\Omega \quad (99.99)$$

$$A_{v_s} \approx 1 + \frac{R3}{R2} = 11 \quad (10.99)$$

$$V_{o_p} = V_{o_{max}} (U1A) - V_{BE} \approx 15V - 1V - 0.7V \approx 13.3V \quad (13.46)$$

$$P_{o_{max}} = \frac{V_{o_p}^2}{2R_L} \approx 8.8W \quad (9.069)$$

$$\eta_{max} \approx \frac{\pi}{4} \cdot \frac{V_{o_p}}{V_{CC}} \approx 69.6\% \quad (70.03)$$

حسن مدار در سادگی آن است. عیب مدار در زیاد بودن اعوجاج آن در فرکانس های بالا یا دامنه

های کوچک است. جدول ۴-۵ اعوجاج مدار را به ازای دامنه ها و فرکانس های مختلف منعکس می


کند. عیب دیگر مدار در نداشتن مدار محافظ است.

جدول ۴-۵ مقدار اعوجاج مدار شکل ۴-۶۱ به ازای فرکانس ها و دامنه های خروجی مختلف

$f [Hz], V_o [V]$	10m	100m	1	10
1	0.381	0.043	0.00354	0.000384
10	1.89	0.221	0.0245	0.000485
100	12.1	2.01	0.221	0.0211
1k	64.0	12.8	2.09	0.245

THD [%]

چنان که از این جدول بر می آید، از این مدار با این آپ امپ به عنوان تقویت کننده صوتی نمی توان استفاده کرد. ولی برای فرکانس های پایین، مثلاً برای تولید ۵۰ هرتز به عنوان شبیه ساز برق شهر، مناسب است. در صورتی که بخواهیم از این مدار به عنوان تقویت کننده صوتی استفاده کنیم، باید از یک آپ امپ مناسبتری استفاده کنیم. برای مثال آی سی  $TL082$  که شامل دو آپ امپ با مشخصات اصلی:  $A_o \approx 10^5$ ،  $f_T \approx 3MHz$ ،  $SR \approx 13V/\mu s$  و  $I_{o\max} \approx 50mA$  است، برای این کار مناسب می باشد. برای این که اثر ناحیه مرده طبقه پوش پول را کمتر کنیم، از هر دو آپ امپ استفاده می کنیم (مدار شکل ۶۲-۴). بهره مدار توسط آپ امپ اول تامین می شود. بهره طبقه پوش پول برابر با یک انتخاب میشود (فیدبک قوی تر، اعوجاج کمتر).



شکل ۶۲-۴ اصلاح مدار شکل ۶۱-۴


در جدول ۶-۴ اعوجاج این مدار برای ولتاژها و فرکانس های مختلف، جهت مقایسه با مشخصات مدار قبل، ذکر شده است. سایر مشخصات این مدار با مدار قبل یکی است.

جدول ۶-۴ میزان اعوجاج مدار شکل ۶۲-۴ به ازای فرکانس ها و دامنه های خروجی مختلف

$f [Hz], V_o [V]$	10m	100m	1	10
10	0.0279	0.00408	0.000241	0.0000577
100	0.301	0.0359	0.00171	0.000219
1k	2.88	0.114	0.0212	0.0106
10k	16.2	2.91	0.375	0.0419

$THD [\%]$

چنان که ملاحظه می شود، اعوجاج این مدار نسبت به مدار قبل به مراتب کمتر است. این امر دو دلیل دارد. یکی آرایش مدار (بهره حلقه بسته‌ی کمتر طبقه‌ی پوش پول)، و دیگری مشخصات آپ امپ. در این مورد نیز دو مشخصه آپ امپ نقش دارند،  $f_T$  و  $SR$ . شکل ۶۳-۴ سیگنال های خروجی این دو مدار را باهم مقایسه می کند.




شکل ۶۳-۴ مقایسه سیگنال های خروجی دو مدار در  $f = 10kHz$  و  $V_o = 10V$ . بالا: شکل ۶۱-۴، پایین: شکل ۶۲-۴

در بهره حلقه باز مدار نقش دارد. هر قدر این مقدار بزرگتر باشد، ضریب فیدبک بزرگتر و در نتیجه اعوجاج کمتر خواهد بود. عامل مهمتر  $SR$  است. زیرا هم در اعوجاج عبوری نقش دارد (جهش ولتاژ خروجی آپ امپ به اندازه  $2V_{BE}$  در ناحیه گذر از صفر) هم در محدودیت دامنه های بزرگ. این

دو موضوع در شکل ۴-۶۳ نمودار بالایی به خوبی مشاهده می شود. اعوجاج نمودار قرمز حدود ۱۱٪ است، در صورتی که اعوجاج نمودار سبز رنگ کمتر از ۰,۰۴٪ می باشد.

برای دستگاه های صوتی با کیفیت بالا اعوجاج  $THD \leq 0.1\%$  در فرکانس  $f = 1kHz$  و توان نامی، مطلوب است. در صورتی که برای دستگاه های ارزان قیمت به اعوجاج  $THD \approx 5\%$  نیز بسنده می کنند. بنابراین مدار فوق با اعوجاج  $THD < 3\%$  به عنوان یک تقویت کننده صوتی ارزان قیمت، قابل قبول است.

مثال ۴-۱۲ مشخصات مدار شکل ۴-۶۴ را بدست آورید.



شکل ۴-۶۴ مدار مثال ۴-۱۲

**حل:** این مدار یک تقویت کننده قدرتی  $DC$  با خروجی ولتاژ بالا است. از آنجایی که ولتاژ منبع تغذیه آپ امپ ها معمولاً نباید از  $\pm V_{CC} = \pm 15V$  تجاوز کند، و ولتاژ خروجی تقویت کننده ها بی که تا کنون بررسی شده اند کمتر از این مقدار است (چرا؟)، در صورتی که به ولتاژ خروجی بیش از مقدار

منبع تغذیه باشد، یا باید از ترانسفورماتور برای افزایش ولتاژ خروجی استفاده کرد (که برای تقویت کننده های DC امکان ندارد) یا این که بجای مدار کلکتور مشترک، از مدار امیتر مشترک استفاده کرد. در مدار فوق از چنین ایده ای استفاده شده است.

در این مدار منبع تغذیه اصلی  $\pm V_{CC} = \pm 200V$  است. به کمک یک منبع تغذیه جداگانه (مثلاً به کمک زبر دیود) می توان تغذیه آپ امپ را به  $\pm V_{CC}(OPA) = \pm 15V$  محدود کرد. سیگنال خروجی آپ امپ توسط طبقه پوش پول کلاس B متشکل از ترانزیستورهای  $Q1$ ،  $Q2$  و مقاومت امیتر  $R8$  تقویت شده به طبقه پوش پول کلاس B بعدی که متشکل از ترانزیستورهای  $Q3$ ،  $Q4$  است، منتقل می شود. ترانزیستورها در هر دو طبقه به صورت امیتر مشترک بسته شده اند. بنابراین با وجود این که ولتاژ خروجی آپ امپ در محدوده ای کمتر از  $\pm 15V$  قرار دارد، خروجی ترانزیستورها می توانند  $V_{C1} \approx 0 \dots 200V$ ،  $V_{C2} \approx -200 \dots 0V$  و  $V_{C3} = V_{C4} \approx 200V + 200V$  باشند (چرا؟).

**مشخصات مدار:** تا زمانی که مدار در حالت خطی قرار داشته باشد، به علت فیدبک منفی (ولتاژ -

سری) و ضریب فیدبک بالا:  $R_i \approx R_1 = 100k\Omega$ ،  $A_{v_s} \approx 1 + \frac{R_3}{R_2} = 40$ ، چون مدار متقارن است و

$Q3$ ،  $Q4$  می توانند تا مرز اشباع پیش روند،  $V_{op} = V_{CC} - V_{CE_{sat}} = 200V - 0.3V \approx 200V$ ، از آن

جا:  $P_{o_{max}} = \frac{V_{op}^2}{2R_L} \approx 200W$  و  $\eta_{max} \approx \frac{\pi}{4} \cdot \frac{V_{op}}{V_{CC}} \approx 78\%$  در ضمن اعوجاج مدار به ازای

$V_{op} \approx 200V$  و  $f = 10kHz$ ،  $THD \approx 0.1\%$  محاسبه شده است.

### اشکالات مدار:

**الف-** همان طور که ذکر شد، ولتاژ شکست ترانزیستورها باید زیاد باشد. برای مثال باید:

$V_{CE1_{max}} = V_{CE2_{max}} \geq 200V$  و  $V_{CE3_{max}} = V_{CE4_{max}} \geq 400V$  باشد (چرا؟). در ضمن

حداکثر جریانی که ترانزیستورهای خروجی باید تحمل کنند  $I_{C3_{\max}} = I_{C4_{\max}} > 2A$  است (چرا؟).  $\beta$  ی چنین ترانزیستورهایی معمولاً کم است (حدود ۲۰) بنابراین جریان بیس ها به عبارت دیگر  $I_{C1_{\max}} = I_{C2_{\max}} = I_{R5_{\max}} = I_{R6_{\max}} > 0.1A$  خواهد بود (مقاومت ها باید کوچک انتخاب شوند، المانهای مدار شکل ۴-۶۴ با فرض  $\beta = 100$  انتخاب شده اند، که فرض غیر معقولی است). این امر باعث افزایش تلفات به عبارت دیگر کاهش راندمان خواهد بود. بنابراین در عمل باید به جای  $Q3$  و  $Q4$  از دارلینگتن یا  $PMOS$ <sup>۱</sup> استفاده کرد.

ب- به علت این که مدار در کلاس  $B$  به کار رفته است اعوجاج آن در دامنه های کم، زیاد میشود. مثلاً به ازای  $V_{op} \approx 1V$ ، در فرکانس  $f = 10kHz$  اعوجاج آن  $d \approx 8.7\%$  است.


ب- به علت این که تقویت کننده فاقد مدار محافظ (محدود کننده جریان) است بر اثر اتصال کوتاه شدن خروجی، جریان بیش از اندازه زیاد می شود که می تواند باعث معیوب شدن ترانزیستورها گردد.

---

<sup>1</sup> PMOS: Power MOSFET



در شکل ۴-۶۵ نحوه مرتفع شدن عیوب مدار فوق نمایش داده شده است.



شکل ۴-۶۵ مدار تکمیل شده مدار شکل ۴-۶۴

زوج  $Q_3$ ،  $Q_4$  دارلینگتن  $npn$  و  $Q_5$ ،  $Q_6$  دارلینگتن  $npn$  طبقه پوش پول را تشکیل می دهند.

برای این دارلینگتن ها  $\beta > 1000$ ،  $V_{CE_{max}} > 400V$  و  $I_{C_{max}} > 2A$  فرض می شود.

راه انداز طبقه پوش پول اصلی، پوش پول متشکل از  $Q_1$ ،  $Q_2$  است. برای این طبقه

ترانزیستورهایی با مشخصات  $\beta > 50$ ،  $V_{CE_{max}} > 200V$  و  $I_{C_{max}} > 10mA$  کفایت می کند.

طبقه های پوش پول در کلاس  $AB$  کار می کنند. بایاسینگ مدار به کمک ترانزیستور  $Q_7$  تامین

می شود. توسط پتانسیومتر  $P_1$ ، جریان نقطه کار طبقه خروجی (مثلاً  $I_Q \approx 10mA$ ) انتخاب می شود.

در این صورت اعوجاج مدار در فرکانس  $f = 10kHz$ ، برای دامنه های خروجی  $V_{op} \approx 1mV \dots 200V$

تقریباً ثابت و برابر  $d \approx 0.02\%$  بدست می آید.

دیودهای  $D1 \dots D3$  و مقاومت  $R11$  در نیم پریود مثبت و دیودهای  $D4 \dots D6$  و مقاومت  $R15$

در نیم پریود منفی مسئول محدود کردن جریان خروجی به حدود  $I_{osc} \approx \frac{V_D}{R} \approx \frac{0.7V}{0.3\Omega} \approx 2.3A$  هستند.

سایر مشخصات این مدار مانند مدار قبل است. دامنه خروجی اندکی کمتر است  $V_{op} \approx 198V$ . ولی

این امر تاثیر قابل توجهی در توان خروجی ندارد ( $P_{o_{max}} \approx 196W$ ). راندمان این مدار نیز تقریباً همان

است ( $\eta_{max} \approx 77\%$ ). این امر صحت دارد که دامنه خروجی کمتر است و در نتیجه راندمان نیز باید

کمتر شود، ولی اولاً این تاثیر ناچیز است و ثانیاً به علت بزرگتر بودن  $\beta$  های طبقه پوش پول اصلی،

جریان راه اندازها ( $I_{C1}$ ،  $I_{C2}$ ) کمتر خواهد بود. حتی به همین دلیل ممکن است در برخی شرایط

راندمان اندکی نیز بیشتر شود.

چنان که مشاهده می شود - با وجود این که تقویت کننده  $DC$  است - یک خازن  $C1 = 1nF$  در

آن به کار رفته است. این خازن، جهت جبران فرکانسی و جلوگیری از نوسان کردن مدار است و در کار

کرد اصلی مدار نقشی ندارد.